Студијски програм:

ОАС ЕРИ

Назив предмета:

Пројектовање ВЛСИ система

Наставник:

Ранђић С. Синиша

Статус предмета:

И

Број ЕСПБ:

5

Услов:

Архитектура рачунара, Организација рачунарских система

Циљ предмета

Упознавање студената са принципима пројектовања рачунарских ВЛСИ система. Упознавање са језицима за опис хардвера.

Исход предмета

Очекује се да ће студенти развити способност да самостално дизајнирају рачунарске ВЛСИ системе.

Садржај предмета

Теоријска настава

Пројектовање рачунарских ВЛСИ система помоћу језика за опис хардвера: VHDL и VERILOG. Принципи дизајна RISC процесора на примеру пројектовања једног RISC процесора: фазе пројектовања, процес одлучивања. Префабрикационо и постфабрикационо тестирање компонената.

Практична настава

Приказ низа решених задатака. Примери дизајна ресурса процесора и интерконекција. Дизајн, симулација и синтеза малог али функционалног процесора у FPGA технологији.

Литература:

1.

Ashenden P., The Designer's Guide to VHDL, 3rd Edition, Morgan Kaufmann; 2008

2.

     

3.

     

4.

     

5.

     

Број часова  активне наставе

Предавања:

2

Вежбе:

2

Други облици наставе:

0

Остали часови:

  

Студијски истраживачки рад:

  

Методе извођења наставе

Предавања, аудиторне вежбе, пројекати, демонстрације

Оцена  знања (максимални број поена 100)

Предиспитне обавезе

поена

Завршни испит

поена

активност у току предавања

     

писмени испит

20

практична настава

     

усмени испит

40

колоквијум-и

     

..........

     

семинар-и

40